• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    一種時脈嵌入的資料傳輸方法包括以下步驟。在一初始階段決定一第一位元長度以及一第二位元長度。接收一原始資料。封包該原始資料，其中以每N位元構成一個封包，N是至少為4。分析該封包中是否具有連續相同位元資料的一長串資料的一長串長度大於N/2。進行封包編碼，包括嵌入一時脈/翻轉資料於該封包中，該時脈/翻轉資料是該第一位元長度，該時脈/翻轉資料的內容決定是否有翻轉該長串資料。該時脈/翻轉資料的出現頻率當作一時脈資訊。如果該長串長度不大於N/2則不翻轉該長串資料。如果該長串長度大於N/2則翻轉該長串資料的一第L個位元後的該第二位元長度的位元資料。
    公开号:TW201322717A
    申请号:TW100143741
    申请日:2011-11-29
    公开日:2013-06-01
    发明作者:Chia-Wei Su；Chu-Ya Hsiao
    申请人:Novatek Microelectronics Corp；
    IPC主号:H04L25-00
    专利说明:
    時脈嵌入的資料傳輸方法以及資料編碼
    本發明是有關於資料封包傳送的方法，且特別是關於一種時脈嵌入的資料傳輸方法。
    資料傳輸的動作在電子產品的運作中是不可缺少的。對於數位顯示面板而言，例如薄膜電晶體液晶顯示器(TFT LCD)面板，其內部中時序控制單元(TCON)與源極驅動器泛用的資料傳遞介面(RSDS或mini-LVDS)因各種新應用，例如在120Hz下解決動態殘影或是240Hz下的3D顯示，又或是窄邊寬(Slim)等的需求下，資料傳輸率(data rate)的需求已遠遠超越目前資料傳輸介面所能負荷的程度。直接的解決方案為提高介面中通道的數量。圖1繪示傳統資料傳輸架構示意圖。參閱圖1，時序控制單元(TCON)100藉由包含資料線104與時脈線102的匯流排，以平行方式傳送到每一個源極驅動器(D-IC)106。其結果會造成更惡化的電磁干擾(EMI)，而窄邊寬的要求也無法達成，甚至也使成本的增加。因此，改變介面的傳輸技術以增加單一通道的資料傳輸率顯然是較為實際的解決方案。
    目前各種常見的高速串列介面，一般皆使用時脈嵌入方式(clock embedded)來移除原時脈通道與資料通道所存在的差異(skew)，另外則是使用點對點(point to point)的匯流排架構，如圖2所示。圖2繪示傳統點對點資料傳輸架構示意圖。參閱圖2，時序控制單元(TCON)120以點對點的方式與源極驅動器(D-IC)122連接，其中時脈訊號被嵌入傳輸的資料中，因此無需另一條時脈線。此方式可以將基板上的走線因匹配(matching)問題而造成的損耗(lose)降低。至於時脈嵌入的技術主要是使用具有直流平衡(DC Balance)及行程限制(Run Length Limited)特性的編碼方式對原資料進行編碼，這二種特性可讓接收端(Rx)能容易擷取出正確時脈相位及頻率，因而取樣出正確的原始資料；例如8b/10b，4b/5b，...等皆為此類編碼方式。其主要的原理為編碼後的資料串會具有0與1幾乎相同的出現率(直流平衡)及0或1連續出現的次數保證小於一個固定數值(行程限制)，但是其必須加入一定數量的多餘資料(Redundancy)，例如8b/10b的編碼效率CE(Coding Efficiency)為0.8，代表每10個編碼後的資料位元僅含有8位元的原資料，亦即有2位元是無用的(redundancy or overhead)，這種利用編碼的時脈嵌入方式目前已被廣泛的使用於各種應用中。
    圖3繪示利用傳統8b/10b的編碼機制，資料傳送的電路架構示意圖。參閱圖3，平行資料由8b/10b編碼器130接收進行8b/10b編碼。平行到串列轉換器132將編碼後的平行資料轉換成串列資料，再由傳送器134傳送出去。圖4繪示利用傳統8b/10b的編碼機制，資料接收的電路架構示意圖。參閱圖4，由接收器136接收被8b/10b編碼的資料，先藉由串列到平行轉換器138將串列資料轉換成平行資料。其轉換過程需要相位/頻率比較器142、低通濾波器(LPF)144、及電壓控制震盪器(VCO)146的操作。轉換後的平行資料經過8b/10b解碼器140的解碼，得到原始的平行資料。
    上述利用編碼的時脈嵌入方式雖能達成較高的傳輸率，但此做法的硬體成本及功率消耗會明顯增大。
    本發明提供一種時脈嵌入的資料傳輸方法，可以有效率編碼/解碼，且能維持高速傳輸所要求的條件。
    本發明提供一種時脈嵌入的資料傳輸方法包括以下步驟。在一初始階段決定一第一位元長度以及一第二位元長度。接收一原始資料。封包該原始資料，其中以每N位元構成一個封包，N是至少為4的整數。分析該封包中是否具有連續相同位元資料的一長串資料的一長串長度大於N/2。進行封包編碼，包括嵌入一時脈/翻轉資料於該封包中，該時脈/翻轉資料是該第一位元長度，該時脈/翻轉資料的內容決定是否有翻轉該長串資料。該時脈/翻轉資料的出現頻率當作一時脈資訊。如果該長串長度不大於N/2則不翻轉該長串資料。如果該長串長度大於N/2則翻轉該長串資料的一第L個位元後的該第二位元長度的位元資料。編碼後的該封包被傳送。
    本發明提供一種封包資料編碼/解碼方法，用於一資料傳輸介面中做資料封包處理包括以下步驟。在初始決定一第一位元長度以及一第二位元長度。取得N位元的一原始資料構成一封包，N是至少為4的整數。分析該封包中是否具有連續相同位元資料的一長串資料的一長串長度大於N/2。進行封包編碼包括嵌入一時脈/翻轉資料於該封包中，該時脈/翻轉資料是該第一位元長度，該時脈/翻轉資料的內容決定是否有翻轉該長串資料。該時脈/翻轉資料的出現頻率當作一時脈資訊。如果該長串長度不大於N/2則不翻轉該長串資料。如果該長串長度大於N/2則翻轉該長串資料的一第L個位元後的該第二位元長度的位元資料。
    本發明也提供一種時脈嵌入的資料傳輸方法，設置於一資料傳輸介面，包括接收一原始資料。之後，封包該原始資料，其中以每N位元構成一個封包，N是至少為4的整數。將每一個該封包的N位元分成多段部分資料。插入一編碼值於該些部分資料的相鄰兩個之間，其中該編碼值用以打斷該兩個部分資料發生連續相同值且超過一個該部分資料的長度的情形。
    為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
    本發明提出新型的時脈嵌入方式，除了能將時脈嵌入於資料傳輸中，且可以減少當有等值長串資料(long run data)傳送時的資料錯誤發生。
    以下舉一些實施例來說明本發明，但是本發明不侷限於所舉的多個實施例，且所舉的實施例之間有允許有適當的結合。
    圖5繪示依據本發明一實施例，資料封包的結構示意圖。參閱圖5，封包(packet)的架構包括原始資料D0，D1，…，DN-1的資料區202以及頭區200。資料區202有N位元，N為任意整數，一般而言N≧4。而前方的頭區200有M個位元。此實施例是M=2。其為時脈及編碼訊息(clock & toggle index,CTI)，又可稱為時脈/翻轉訊息。所以封包長度為N+2個位元。於本實施例，CTI可以有[01]或[10]代表二種可能性，而0/1的變化但表時脈資訊。然而如果M大於2，則CTI有其他更多的定義。[01]或[10]代表原資料D0,D1,…DN-1是否有大於N/2的等值長串資料(long-run data)的長串長度(long-run length)的情況。等值長串資料是指連續的1或是0。當原資料符合此條件，則編碼動作即開始將連續N/2個0或1的後面K個資料位元做反向動作，即是由0翻轉為1或是由1翻轉為0。K值的範圍例如是0≦K≦N/2。當CTI值[10]與預設值[01]相反時代表資料區202中的原始資料存在有等值長串資料，且長串長度大於N/2，即是原始資料有被翻轉。反之，若無大於N/2個連續的1或0發生則CTI將被定義為預設值。
    圖6A-6B繪示依據本發明一實施例，封包資料以M=2，K=4被反轉的機制示意圖。參閱圖6A，本實施例的原始資料以N=8來說明。假原始資料是連續8個位元都是0。此時，其參考的電壓準位會持續下降變化，可能導致資料錯誤。為避免資料錯誤，必須將部分資料編碼，例如翻轉為1。參閱圖6B，如果設定K=4的編碼方式且N/2=4，則第4個位元後的4個位元會被翻轉。由於其原始資料都是0，翻轉後的位元資料為1，圖式以1*標示差異。因此，資料區202的編碼資料是有被翻轉。頭區200為[10]，代表有被翻轉。於此，假設[01]是預設值。
    圖7A-7B繪示依據本發明一實施例，封包資料以M=2，K=2,3,4被反轉的機制示意圖。參閱圖7A，原始資料例如是[10111110]，包含連續5個1。參閱圖7B，依照相同編碼原則，由於有連續5個1的等值長串資料發生，頭區200的CTI值被嵌入[10]。資料區202中，由等值長串資料的第4個位元後會被翻轉K個位元。本實施例的K值是K=2。然而，如果K值是3或4時，由於已經超過N=8的範圍而乎略，此實施例的資料經編碼後是一樣。
    圖8A-8B繪示依據本發明一實施例，封包資料以M=2，K=4被反轉的機制示意圖。參閱圖8A，原始資料例如是[10111001]，無大於4個連續1或0的例子。參閱圖8B，編碼後封包內的資料在頭區200的CTI值是預設值[01]。即使K=4，但是原始資料不需要翻轉。
    圖9A-9B繪示依據本發明一實施例，封包資料以M=2，K=1被反轉的機制示意圖。參閱圖9A，本實施例的頭區200的CTI值的預設值為[10]，另外代表有翻轉的CTI值為[01]，且假設在K=1的編碼條件。原始資料例如是[00000001]，其有連續7個0，因此需要翻轉。參閱圖9B，此狀況，頭區200的CTI值嵌入與預設值[10]相反的[01]，且將第5個0翻轉為1。
    圖10A-10B繪示依據本發明一實施例，封包資料以M=2，K=2被反轉的機制示意圖。參閱圖10A，原始資料例如是[01111110]，其有連續6個1，因此需要翻轉。參閱圖10B，頭區200的CTI值嵌入與預設值[10]相反的[01]，且將第5-6個1翻轉為0。
    於此，頭區200的位元數量是以M=2為例，但是可以大於2個位元，以定義出更多的編碼方式。又，CTI值是嵌入在資料區202的頭區，然而也可以嵌入在資料區202的尾端。
    圖11繪示依據本發明一實施例，時脈嵌入方式的編碼演算流程示意圖。參閱圖11，根據前述的編碼機制，其編碼流程例如下述。在進行編碼前，N值，M值，K值與CTI值的定義已先確立。於步驟S100，其輸入資料。於步驟S102，其將資料以每N個位元分成一個封包。於步驟S104，在封包的原始位元資料中計算等值長串的資料長度。於步驟S106，檢視資料長度是否大於N/2。如果是大於N/2，則於步驟S108嵌入頭區於封包中，且設定頭區的CTI值不同於預設值，例如是[10]，切依照K值將資料翻轉而結束編碼。如果步驟S106的結果是不大於N/2，則於步驟S110嵌入頭區於封包中，設定頭區的CTI值為預設值，例如[01]，而結束編碼。
    圖12繪示依據本發明一實施例，時脈嵌入方式的解碼演算流程示意圖。參閱圖12，於步驟S120，接收已被編碼的封包資料。於步驟S122，判斷頭區的資訊。於步驟S124，如果需要資料翻轉就到步驟S126，如果不需要資料翻轉就到步驟S128。於步驟S126，將頭區資料移除，以及依照K值將資料翻轉還原到原始資料而結束解碼。於步驟S126，將頭區資料移除而結束解碼。
    就硬體的電路，圖13繪示依據本發明一實施例，時脈與資料編碼傳輸電路示意圖。參閱圖13，原始資料輸入到編碼器150，其封包編碼機制如前述的機制進行編碼。編碼後的封包資料藉由平行到串列轉換器152轉成串列資料後由於傳送驅動器154傳送資料。
    圖14繪示依據本發明一實施例，時脈與資料解碼傳輸電路示意圖。參閱圖14，資料還原的做法從電路架構上可以是藉由驅動器160接收已被編碼的封包資料，再藉由解碼器162根據前述的機制解碼還原到原始資料，並且擷取時脈的訊號。然而，被還原的原始資料仍是串列的資料格式，其需要再藉由串列到平行轉換器164轉成平行資料，以配合後續的資料傳輸規格。
    就資料編碼而言，本發明提出新穎的編碼方式，進而使得硬體電路也可以簡化。
    前述的資料編碼也不是唯一方式。以下進一步提供資料編碼的多個實施例。
    另一種時脈嵌入方式也可採用插入1個或多個位元，以打斷連續多個0或1的問題，其說明如下。
    圖15A-25B繪示依據本發明多個實施例，封包資料編碼的機制示意圖。
    參閱圖11A，資料封包的原始資料以D0、D1、…、DN-1表示，N為任意整數。而此編碼在原資料D0、D1、…、DN-1中分成S段，S也是整數，且在資料前面加入[01]或[10]的時脈資訊，而在相鄰兩斷資料之間加入編碼指數(coding index，CI)，以CI1到CIS表示。CI是[0]或[1]的位元資料。此資料封包累積計數相鄰前後兩段是否有大於N/S長度有連續相同位元資料情況，即是連續的1或0的連續長度(run length，RL)。當原資料符合此條件時，當是出現連續的1，則編碼動作即在每一段資料，例如每個N/S個資料後的位置插入0，反之則插入1。
    參閱圖16A，舉一實施例來說明。原始資料的位元長度與分的段數例如是N=8，S=2，且以連續8個1的資料為例。參閱圖16B，原始資料經過編碼後的封包變成[111101111]，其中在4個位元後，即是8/2=4後的編碼指數(CI)插入編碼0。此處的CI用來打斷連續8個1。
    另一個實施例可以參閱圖17A，其原始資料例如是[11000001]，其中N=8,S=2。參閱圖17B，原始資料經過編碼後的封包會變成[110010001]，其中所插入的CI為1，打斷連續5個0的情形。
    另一個實施例可以參閱圖18A，原始資料例如為[01001001]，其中N=8，S=2。參閱圖18B，經過編碼後的封包會變成[0100*1001]，其中CI為*，其代表1或0都可以。這是因為沒有發生連續超過4個相同位元的情形，而無需打斷，因此插入1或0都可以。
    參閱圖19，另一個實施例以為原資料[11111111]為例，其中設定N=8，S=4。於此實施例，原資料經過編碼後的封包會變成[11011011011]。由於是分為4段，因此每兩個位元就有一個CI。在此實施例，在CI的編碼值皆為0。但是如果不是連續相同值超過一段的位元長度，則編碼值可為1或0。
    參閱圖20A，其是原資料例如是[00011000]，其中N=8,S=4的實施例。參閱圖20B，經過編碼後的封包會變成[00101*10100]，其中CI1~3分別為[1]、[*]、[1]，其中*代表1或0均可。
    有新穎的時脈嵌入方式也可由前述的兩種方式結合，其說明如下。
    原始資料的封包以D0,D1,…DN-1來表示，N為任意整數。而根據圖15-20的編碼方式，是將原始資料分為L段，因此在每隔N/L個位元要插入[0]或[1]。其L為整數。而在前方M個位元，例如M=2，為編碼訊息。參閱圖21A，在混合的編碼模式下，以L=2的情形為例，參閱圖21A，資料被分為二組，即是組A與組B。在前方的CIA是編碼訊息。前面的N/3位元當作組A，其餘的資料當作組B。在組A與組B之間插入CIB。此編碼方式檢查資資料是否有大於N/3的長度有RL情況發生，即連續的1或0，以決定CIB的值。組B則根據圖7A-10B的反轉機制來處理。廣泛而言，參閱圖21B，資料可以分為L組。每一組資料之前會插入CI，其中CI1用來做資料編碼。剩餘(L-1)段則以將資料反向的方式來做編碼。
    參閱圖22A，其為原資料N=12，L=2的實施例，且以連續12個1資料為例。參閱圖22B，資料經編碼後的封包會變成[1111011110000]，而CI1則為[10]，CI2為[0]以打斷連續1的資料。在第一組後的第二組資料，則依反的原則，對最後4個位元反向為0，其中於此*指標是指資料已被反向的意思。
    參閱圖23A，其為原資料[100000111000]的實施例，N=12，L=3。參閱圖23B，原資料經編碼後的封包會變成[1000100111000]，CI1則為[01]，CI2為[0]。
    參閱圖24A，其為原資料[100011111100]的實施例，N=12，L=3。參閱圖24B，原資料經編碼後的封包會變成[1000*11110011]，CI1則為[10]，CI2為*，代表可為1或0。於此，在第一段資料後的第二組資料符合反向的條件，因此後段的資料被反向，CI1的[10]表示資料有被反向。
    參閱圖25A，其為為原資料[001110110101]的實施例，N=12，L=3。參閱圖25B，原資料經編碼後的封包會變成[0011*10110101]，CI1則為[01]，CI2為*代表可為1或0。於此，CI1的[01]表示資料沒有被反向。
    本發明提出資料經編碼的方式，包括採用反向機制與插入機制外，也允許二種模式混合使用。在混合模式下，資料可以分為多組，在其中一些組採用插入機制，另一些組採用反向機制。
    雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
    100．．．時序控制單元(TCON)
    102．．．時脈線
    104．．．資料線
    106．．．源極驅動器(D-IC)
    120．．．時序控制單元(TCON)
    122．．．源極驅動器(D-IC)
    130．．．8b/10b編碼器
    132．．．平行到串列轉換器
    134．．．傳送器
    136．．．接收器
    138．．．串列到平行轉換器
    140．．．8b/10b解碼器
    142．．．相位/頻率比較器142
    144．．．低通濾波器(LPF)
    146．．．電壓控制震盪器(VCO)
    200．．．頭區
    202．．．資料區
    S100-S110．．．步驟
    S120-S128．．．步驟
    圖1繪示傳統資料傳輸架構示意圖。
    圖2繪示傳統點對點資料傳輸架構示意圖。
    圖3繪示利用傳統8b/10b的編碼機制，資料傳送的電路架構示意圖。
    圖4繪示利用傳統8b/10b的編碼機制，資料接收的電路架構示意圖。
    圖5繪示依據本發明一實施例，資料封包的結構示意圖。
    圖6A-6B繪示依據本發明一實施例，封包資料以M=2，K=4被反轉的機制示意圖。
    圖7A-7B繪示依據本發明一實施例，封包資料以M=2，K=2,3,4被反轉的機制示意圖。
    圖8A-8B繪示依據本發明一實施例，封包資料以M=2，K=4被反轉的機制示意圖。
    圖9A-9B繪示依據本發明一實施例，封包資料以M=2，K=1被反轉的機制示意圖。
    圖10A-10B繪示依據本發明一實施例，封包資料以M=2，K=2被反轉的機制示意圖。
    圖11繪示依據本發明一實施例，時脈嵌入方式的編碼演算流程示意圖。
    圖12繪示依據本發明一實施例，時脈嵌入方式的解碼演算流程示意圖。
    圖13繪示依據本發明一實施例，時脈與資料編碼傳輸電路示意圖。
    圖14繪示依據本發明一實施例，時脈與資料解碼傳輸電路示意圖。
    圖15A-25B繪示依據本發明多個實施例，封包資料編碼的機制示意圖。
    S100-S110．．．步驟
    权利要求:
    Claims (18)
    [1] 一種時脈嵌入的資料傳輸方法，設置於一資料傳輸介面，包括：在一初始階段，決定一第一位元長度以及一第二位元長度；接收一原始資料；封包該原始資料，其中以每N位元構成一個封包，N是至少為4的整數；分析該封包中是否具有連續相同位元資料的一長串資料的一長串長度大於N/2;進行封包編碼，包括嵌入一時脈/翻轉資料於該封包中，該時脈/翻轉資料是該第一位元長度，該時脈/翻轉資料的內容決定是否有翻轉該長串資料，其中該時脈/翻轉資料的出現頻率當作一時脈資訊，其中如果該長串長度不大於N/2則不翻轉該長串資料，其中如果該長串長度大於N/2則翻轉該長串資料的一第L個位元後的該第二位元長度的位元資料；以及傳送編碼後的該封包。
    [2] 如申請專利範圍第1項所述之時脈嵌入的資料傳輸方法，其中N為偶數，且N≧8。
    [3] 如申請專利範圍第1項所述之時脈嵌入的資料傳輸方法，其中L=N/2。
    [4] 如申請專利範圍第1項所述之時脈嵌入的資料傳輸方法，其中該第一位元長度是二個位元，該第二位元長度是至少一個位元。
    [5] 如申請專利範圍第1項所述之時脈嵌入的資料傳輸方法，其中如果該第L個位元後的該第二位元長度超過該封包就忽略超出的部份。
    [6] 如申請專利範圍第1項所述之時脈嵌入的資料傳輸方法，其中該時脈/翻轉資料是嵌入於該封包的前面構成一頭區。
    [7] 如申請專利範圍第1項所述之時脈嵌入的資料傳輸方法，更包括一接收解碼步驟，包括：接收被編碼的該封包；判斷出該時脈/翻轉資料，取得該時脈資訊；以及根據該時脈/翻轉資料還原該原始資料。
    [8] 如申請專利範圍第1項所述之時脈嵌入的資料傳輸方法，其中還原該原始資料的該步驟包括：如果該時脈/翻轉資料代表沒有翻轉該長串資料，則將該時脈/翻轉資料移除；以及如果該時脈/翻轉資料的資訊代表有翻轉該長串資料，則將該時脈/翻轉資料移除且翻轉該長串資料的該第L個位元後的該第二位元長度的位元資料。
    [9] 一種封包資料編碼/解碼方法，用於一資料傳輸介面中做資料封包處理，包括：初始決定一第一位元長度以及一第二位元長度；取得N位元的一原始資料構成一封包，N是至少為4的整數；分析該封包中是否具有連續相同位元資料的一長串資料的一長串長度大於N/2；以及進行封包編碼，包括嵌入一時脈/翻轉資料於該封包中，該時脈/翻轉資料是該第一位元長度，該時脈/翻轉資料的內容決定是否有翻轉該長串資料，其中該時脈/翻轉資料的出現頻率當作一時脈資訊，其中如果該長串長度不大於N/2則不翻轉該長串資料，其中如果該長串長度大於N/2則翻轉該長串資料的一第L個位元後的該第二位元長度的位元資料。
    [10] 如申請專利範圍第9項所述之封包資料編碼/解碼方法，其中N為偶數，且N≧8。
    [11] 如申請專利範圍第9項所述之封包資料編碼/解碼方法，其中L=N/2。
    [12] 如申請專利範圍第9項所述之封包資料編碼/解碼方法，其中該第一位元長度是二個位元，該第二位元長度是至少一個位元。
    [13] 如申請專利範圍第9項所述之封包資料編碼/解碼方法，其中如果該第L個位元後的該第二位元長度超過該封包就忽略超出的部份。
    [14] 如申請專利範圍第9項所述之封包資料編碼/解碼方法，其中該時脈/翻轉資料是嵌入於該封包的前面構成一頭區。
    [15] 如申請專利範圍第9項所述之封包資料編碼/解碼方法，更包括一解碼步驟，包括：取得被編碼的該封包；判斷出該時脈/翻轉資料，取得該時脈資訊；以及根據該時脈/翻轉資料還原該原始資料。
    [16] 如申請專利範圍第9項所述之時脈嵌入的資料傳輸方法，其中還原該原始資料的該步驟包括：如果該時脈/翻轉資料代表沒有翻轉該長串資料，則將該時脈/翻轉資料移除；以及如果該時脈/翻轉資料的資訊代表有翻轉該長串資料，則將該時脈/翻轉資料移除且翻轉該長串資料的該第L個位元後的該第二位元長度的位元資料。
    [17] 一種時脈嵌入的資料傳輸方法，設置於一資料傳輸介面，包括：接收一原始資料；封包該原始資料，其中以每N位元構成一個封包，N是至少為4的整數；將每一個該封包的N位元分成多段部分資料；插入一編碼值於該些部分資料的相鄰兩個之間，其中該編碼值用以打斷該相鄰兩個的該部分資料發生連續相同值且超過一個該部分資料的長度的情形。
    [18] 如申請專利範圍第17項所述之時脈嵌入的資料傳輸方法，其中該多段部分資料更分為多組資料，其中至少一組資料採用一資料反向方式編碼，其中該資料反向方式編碼是當連續相同值的長度大於該至少一組資料的長度的一半數值時，將其中後半數資料的資料值反向。
    类似技术:
    公开号 | 公开日 | 专利标题
    EP2965459B1|2018-10-24|Clock recovery circuit for multiple wire data signals
    TWI458319B|2014-10-21|時脈嵌入的資料傳輸方法以及資料編碼
    KR100436676B1|2004-06-22|고속, 동기된 데이터 통신을 위한 시스템 및 방법
    US9307266B2|2016-04-05|Methods and apparatus for context based line coding
    CN107947912B|2020-12-08|用于在装置之间传送数据的方法和设备
    US8000350B2|2011-08-16|Reducing bandwidth of a data stream transmitted via a digital multimedia link without losing data
    US20060117125A1|2006-06-01|Data Receiving Apparatus of a PCI Express Device
    US8572300B2|2013-10-29|Physical coding sublayer | architecture for synchronizing data between different reference clocks
    US8583841B2|2013-11-12|Digital video data relay
    US20110268133A1|2011-11-03|Transmission of parallel data flows on a parallel bus
    WO2020206875A1|2020-10-15|数据编码方法、解码方法、相关装置及存储介质
    US20090303217A1|2009-12-10|Transmission interface for reducing power consumption and electromagnetic interference and method thereof
    CN104467865B|2018-08-03|串行通信协议控制器、字节拆分电路及8b10b编码器
    CN103166732A|2013-06-19|时脉嵌入的数据传输方法以及封包数据编码/解码方法
    WO2013001631A1|2013-01-03|伝送装置、伝送回路、伝送システムおよび伝送装置の制御方法
    TWI406504B|2013-08-21|利用過取樣的資料回復裝置及其方法
    JP2017050734A|2017-03-09|シリアル通信装置、通信システム及び通信方法
    US10504439B2|2019-12-10|OLED display panel and driving method using differential data for voltage compensation
    Shang et al.2010|A Direct Conversion Line Coding Based on the Similar Property of Image Pixels
    Yoowattana et al.2016|Improvement of Line Coding Overhead Targeting Both Run-Length and DC-Balance
    KR101605181B1|2016-03-21|에이치디엠아이/엠에이치엘 리시버에서 제어신호 전송오류 복구 방법
    CN103002325B|2015-11-11|一种利用双绞线传输数字音视频信号的车载设备
    WO2020124699A1|2020-06-25|数据编码的方法
    JP2016127352A|2016-07-11|光伝送システム
    US20160233896A1|2016-08-11|Method for polarity bit line encoding using aperiodic frames
    同族专利:
    公开号 | 公开日
    US9215170B2|2015-12-15|
    US20160050090A1|2016-02-18|
    US8798076B2|2014-08-05|
    TWI458319B|2014-10-21|
    US9860090B2|2018-01-02|
    US20130136121A1|2013-05-30|
    US20140294001A1|2014-10-02|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    TWI685218B|2016-12-30|2020-02-11|慧榮科技股份有限公司|解碼方法與相關解碼裝置|
    US10917113B2|2016-12-30|2021-02-09|Silicon Motion, Inc.|Decoding method and related apparatus|DE3335564A1|1983-09-30|1985-04-18|Siemens AG, 1000 Berlin und 8000 München|Uebertragungssystem zur uebertragung ami-codierter signale|
    JP2957665B2|1990-09-07|1999-10-06|富士通株式会社|Ｈｄｂ３，ａｍｉ符号則違反検出装置|
    FI93291C|1993-04-28|1995-03-10|Nokia Telecommunications Oy|Menetelmä lisädatan liittämiseksi bipolaarisella johtokoodilla koodattuun datasignaaliin|
    US8320301B2|2002-10-25|2012-11-27|Qualcomm Incorporated|MIMO WLAN system|
    US7440515B2|2004-10-25|2008-10-21|Atmel Corporation|System and method for controlling modulation|
    JP2006287755A|2005-04-01|2006-10-19|Ntt Docomo Inc|上りリンクチャネル用の受信装置、受信方法、送信装置及び送信方法|
    TWI320546B|2006-12-06|2010-02-11|Mstar Semiconductor Inc|Rfid interrogators|
    WO2008146892A1|2007-05-29|2008-12-04|Nec Corporation|動画像変換装置、動画像変換方法、および動画像変換プログラム|
    CN101316321B|2007-05-30|2010-04-07|展讯通信（上海）有限公司|一种基于中值滤波器的图像噪声去除方法和装置|
    CN101330326B|2007-06-18|2011-07-06|上海普天邮通科技股份有限公司|用cpld实现音频数据光传输的数字电路及其方法|
    CN101404558B|2008-10-31|2011-05-25|中兴通讯股份有限公司|基于ami编码的数据传输方法及数据处理装置|
    US8422516B2|2010-02-25|2013-04-16|Telefonaktiebolaget Lm Ericsson |Scalable DigRF architecture|US9633702B2|2015-07-30|2017-04-25|Macronix International Co., Ltd.|Memory system with uniform decoder and operating method of same|
    KR20190037576A|2017-09-29|2019-04-08|주식회사 실리콘웍스|데이터 통신 시스템 및 그의 데이터 전송 장치 및 데이터 수신 장치|
    法律状态:
    2014-10-21| GD4A| Issue of patent certificate for granted invention patent|
    优先权:
    申请号 | 申请日 | 专利标题
    TW100143741A|TWI458319B|2011-11-29|2011-11-29|時脈嵌入的資料傳輸方法以及資料編碼|TW100143741A| TWI458319B|2011-11-29|2011-11-29|時脈嵌入的資料傳輸方法以及資料編碼|
    US13/555,194| US8798076B2|2011-11-29|2012-07-23|Method of transporting data with embedded clock|
    US14/301,310| US9215170B2|2011-11-29|2014-06-10|Method of transporting data with embedded clock|
    US14/925,988| US9860090B2|2011-11-29|2015-10-29|Method of transporting data with embedded clock|
    [返回顶部]